두 줄 요약: 기존 7nm 칩 생산방식보다 발전된 방식이다. EUV 리소그래피를 사용하는 방식보다 비용은 더 들어도 수율과 생산속도는 크게 제약받지 않는 방식이다. 5nm 칩까지 - 아니면 그 이상의 칩도? - 생산할 수 있다.

--

https://www.tomshardware.com/tech-industry/semiconductors/smic-and-huawei-could-use-quadruple-patterning-for-chinese-5nm-chips-report

SMIC와 화웨이는 중국산 5nm 칩에 사중 패터닝을 사용할 수 있다: 보도

By 안톤 실로프 2024년 3월 25일 발행

자체정렬 사중 패터닝(SAQC)이 이제 중국에서 특허를 받았다.
-
-
화웨이 그리고 아마도 SMIC가 자체정렬 사중 패터닝(SAQP)이라는 칩 생산 방법에 대한 특허를 제출한 것으로 추정된다. 블룸버그 보도에 따르면, 궁극적인 목표는 5nm급 공정 기술로 칩을 생산하는 것이다. 바로 그 같은 방식이 인텔의 1세대 10나노급 공정기술 실패의 주요 원인이었지만 화웨이와 SMIC는 미국 수출 규제로 첨단 생산 도구에 접근할 수 없어 사중 패터닝을 쓸 수밖에 없다.

SAQP를 사용하면 고급 반도체 생산 분야에서 중국의 역량을 제한하려는 미국의 노력에도 불구하고 SMIC가 10nm 미만 기술(우리는 SMIC의 5nm 제조 공정 루머에 대해 얘기하고 있다)로 칩을 구축할 수 있다. 인텔의 경우 SAQP 기술은 고급 리소그래피, 특히 ASML이 만든 극자외선(EUV) 리소그래피 기계에 대한 의존도를 없애기 위한 것이었다. 화웨이와 SMIC의 경우 계약 칩 제조업체가 이미 보유하고 있는 도구를 사용하여 트랜지스터 밀도를 높이는 유일한 기술은 사중 패터닝이다.

화웨이의 특허 출원서에 설명된 SAQP 방법은 트랜지스터 밀도를 높이고 전력 소비를 줄이며 잠재적으로 성능을 높이기 위해 실리콘 웨이퍼에 라인을 여러 번 에칭하는 작업을 포함한다. 이 접근 방식을 통해 Kirin 9000S를 포함하여 SMIC가 화웨이를 위해 이미 생산하는 칩보다 더 정교한 칩을 생산할 수 있다. 블룸버그에 따르면, 화웨이와 협력하는 정부 지원 칩 제조 장비 개발업체인 SiCarrier도 멀티패터닝과 관련된 특허를 취득했는데, 이것은 SMIC가 차세대 노드에 이 기술을 사용하려는 계획을 다시 한번 확인시켜 준다.

테크인사이츠의 단 해치슨 부회장은 중국이 5nm급 칩을 제조할 수 있는 사중 패터닝 기술의 잠재력에도 불구하고 중국이 결국 5nm급 노드 이상의 장기적인 경쟁력을 위해 EUV 장비를 획득하거나 개발해야 한다고 믿는다. 화웨이와 파트너가 반도체 생산을 위해 대체 방법을 사용한다면 칩당 비용은 PC나 스마트폰과 같은 상용 장치에 경제적으로 실현 가능한 수준을 초과할 수 있다. 반면, 대량살상무기를 비롯한 무기 개발에 사용될 수 있는 슈퍼컴퓨터에 사용되는 프로세서는 상업적인 경제적 제한에 주의를 기울일 필요가 없다.

--

--

중국에게는 무기 개발이 중요할 수 있지만, 칩 기술의 발전은 중국 경제에 매우 중요하다. 요즘은 주로 국내 수요에 기반을 두고 있으며, 어떻게든 중국 구매자들은 애플의 아이폰과 같은 경쟁력 있는 제품을 소유하고 싶어한다. 화웨이는 일반 소비자용 시스템 온 칩 설계 기술을 구사할 수는 있겠지만 따라잡는 것은 칩 제조 파트너인 SMIC가 해야 할 일이며 이것은 궁극적으로 고급 칩 제조 공정 기술을 확보하는 것을 포함한다.